PCI Express （计算机总线的重要分支）

简介

PCI Express1.0规范草案于2002年4月由阿拉帕霍工作组（Arapahoe Work Group）和PCI-SIG一起完成，之前的代号为“3GIO”，2003年PCI Express的第一个1.0版本发布，之后PCI-SIG不断更新PCI Express版本，每一代的PCI Express性能都比上一代有着一倍的增长。

使用PCI Express进行数据传输的外围设备包括图形适配卡（GPU）、网络接口卡（NIC）、固态硬盘（SSD）和其他高性能外围设备等。除了计算机相关设备外，PCIe在汽车领域也有应用。

发展历史

PCI Express的诞生

自1981年推出第一台PC以来，计算机一直具有扩展插槽，以使用户在其中安装额外的卡以添加计算机主板上没有的功能。在PCI出现之前市场上有多种不同的插槽，如ISA、MCA、VLB等。1992年，英特尔率先推出了第一个全行业解决方案“最终”扩展插槽PCI。后来，其他公司加入了该组织，该组织2000年正式更名为PCI-SIG（PCI Special Interest Group，PCI特别兴趣小组）。PCI-SIG负责标准化PCI、PCI-X和PCI Express三种不同的技术。

2001年8月，阿拉帕霍工作组（Arapahoe Work Group）在英特尔开发者论坛上正式成立，该工作组致力于与PCI-SIG一同制定新一代的I/O技术，早期开发时也被叫做HSI（High-Speed Interconnect），后改代号为“3GIO”（The third-generation I/O technology）。当时的开发小组包括来自英特尔公司，康柏计算机公司，戴尔计算机公司，IBM和Microsoft公司的代表。2002年4月，PCI-SIG和Arapahoe工作组正式宣布，代号为3GIO的1.0规范草案已经成功完成并移交PCI-SIG，并将其正式更名为“PCI Express”。2003年PCI Express的第一个1.0版本发布，之后PCI-SIG不断更新PCI Express版本，每一代的PCI Express性能都比上一代有着一倍的增长。2022年6月21日PCI-SIG宣布PCI Express 7.0规范将数据速率提高一倍，达到128GT/秒，并计划于2025年发布。

PCI Express的版本

PCI Express 1.0a

2003年，PCI-SIG推出了PCIe1.0a，每通道数据速率为2.5GT/秒，带宽为8GB/秒。

PCI Express 1.1

2005年，PCI-SIG推出了PCIe 1.1。此次更新的规范包括澄清和多项改进，但PCI Express 1.0a完全兼容，并且数据速率未发生任何变化。

PCI Express 2.0

PCI-SIG于2007年推出的PCI Express 2.0将每通道的数据速率提高到5GT/秒，带宽为16GB/秒。此外，PCIe 2.0主板插槽完全向后兼容，而PCIe 2.0卡基本向后兼容。PCIe 2.0改进了点对点数据传输协议。英特尔首款支持PCIe 2.0的芯片组是 X38，AMD790/770芯片组系列开始支持PCIe 2.0，而NVidia则从 MCP55 开始。

PCI Express 2.1

PCIe 2.1于2009年3月推出，将PCI Express 2.0规范中的32位数据通道扩展到了64位，并新增了管理、支持和故障排除系统，但由于插槽功率增加，PCIe 2.1卡与一些1.0/1.1ad 的旧主板不兼容。

PCI Express 3.0

2010年11月，PCI-SIG推出了PCI Express 3.0，传输速率为8GT/秒。PCIe 3.0编码方案从之前8b/10b改为更高效的 128b/130b，将PCIe 2.0的带宽开销降低到1.54%，其他规格基本不变，此外，PCIe 3.0还支持向后兼容。除了带宽数据吞吐量的显著增加外，PCIe 3.0还具有更快的信号速度和更低的数据传输延迟，还优化了增强的信令和数据完整性。

PCI Express 3.1

2014年11月，PCI Express 3.1规范发布，在电源管理、性能和功能三个方面对PCI Express 3.0规范进行了改进。

PCI Express 4.0

PCI Express 4.0技术于2017年6月8日发布，提供16GT/秒的比特率，是PCIe 3.0带宽的两倍，并提供向后和向前兼容性。PCIe 4.0技术允许更多未完成的事务通过扩展的流量控制信用机制和扩展标签来增长带宽。它还增强了可靠性、可用性和可维护性（RAS）功能，支持通过下游端口包含迁移到直接连接的PCIe存储设备。

PCI Express 5.0

PCI Express 5.0于2019年5月29日正式发布，该规范将PCI Express接口的带宽提升至128GB/秒，每通道的传输速率达到32GT/秒。PCI Express 5.0技术除了提高了速度，还有以下升级：将信道损耗扩展到36dB；对连接器进行了改进，以随着频率范围的增加将损耗降至最低；改进了板材和封装技术；内置了对备用协议的支持；采用了其他协议，例如使用PCIe PHY的组件之间的对称缓存一致性。

PCI Express 6.0

2021年1月11日，PCI-SIG正式发布了PCI Express 6.0规范。带宽增加到258GT/秒，单通道传输速度64GB/秒。PCI Express 6.0标准与之前版本最明显改进为：使用具有低延迟前向纠错（FEC）的4级脉冲幅度调制（PAM4）代替NRZ（non-return-to-zero，即在每单位间隔内传输1或0的二进制信令，或UI） 调制。 其他特性包括：轻量级前向纠错（FEC）和循环冗余校验（CRC）可缓解PAM4信令相关的误码率增加；基于Flit（流量控制单元）的编码支持PAM4调制，并与FEC和CRC配合使用，以实现双倍的带宽增益；更新了Flit模式下使用的数据包布局，以提供附加功能并简化处理；保持与前几代PCIe技术的向后兼容性。

PCI Express 7.0

2022月6日21日，PCI-SIG宣布开发PCI Express7.0规范，并计划于2025年正式发布。PCIExpress 7.0技术的速度目标为128 GT/秒的单通道传输速度和高达512GB/秒的带宽，其他改进目标包括：利用PAM4（4级脉冲幅度调制）信令；关注渠道参数和覆盖面；持续实现低时延和高可靠；提高电源效率；保持与所有前几代PCIe技术的向后兼容性。PCI Express 7.0规范旨在支持800G以太网、AI/ML、云和量子计算等新兴应用，以及超大规模数据中心、高性能计算 (HPC) 和军事与航空航天等数据密集型市场。

PCI Express协议层

根据 PCI Express基本规范的定义，协议层的功能包括事务层数据包（TLP）的生成和处理、流量控制管理、初始化、电源管理、数据保护、错误检查和重试、物理链路接口初始化、维护和状态跟踪、序列化、反序列化和其他接口操作电路。

PCI Express协议层的第一层称为事务层（Transaction Layer），该层的主要职责是开始将来自设备核心的请求或完成数据转换为PCI Express事务的过程。数据链路层（Data Link Layer）是第二个架构构建层，该层的主要职责是确保正确接收通过链路来回传输的事务。第三个架构构建层称为物理层（Physical Layer），该层负责通过 PCI Express链路实际传输和接收事务。由于每个PCI Express链路都是双单向的，因此每个架构层都具有与其关联的传输和接收功能。传出PCI Express事务可以从事务层的发送侧进行到数据链路层的发送侧，再到物理层的发送侧。传入事务可以从物理层的接收侧进行到数据链路层的接收侧，然后继续到事务层的接收侧。

三个架构构建层通过将数据包“构建”成完整的PCI Express事务来实现这一点。该结构如上图所示。每一层都有特定的功能，并构成上图金字塔的一部分。当事务流经传输PCI Express设备时，每一层都会添加其特定信息。事务层生成标头（Header）并添加数据有效负载（如果需要）和可选的ECRC（端到端CRC）。数据链路层添加序列号（Sequence Number）和LCRC（链路CRC）。物理层将其帧化（Frame）以便正确传输到其他设备。当它到达接收器端时，此构建发生完全逆转。物理层对帧进行解码，并将序列号、标头、数据、ECRC和LCRC传递到其数据链路层。数据链路层检查序列号和LCRC，然后将标头、数据和ECRC传递到事务层。事务层解码标头并将适当的数据传递到其设备核心。

事务层（Transaction Layer）

事务层是PCI Express架构的上层，其主要功能是接受、缓冲和传播事务层数据包（TLP）。TLP通过使用内存、I/O、配置和消息事务来传递信息。为了最大限度地提高设备之间的通信效率，事务层执行符合PCI的事务排序规则，并通过基于信用的流量控制管理TLP缓冲区空间。

数据链路层（Data Link Layer）

数据链路层充当事务层和物理层之间的中间阶段。它的主要职责是为链路上的两个组件之间的TLP交换提供可靠的机制。数据链路层提供的服务包括数据交换（TLP）、错误检测和恢复、初始化服务以及数据链路层数据包（DLLP）的生成和使用。DLLP用于在链路上两个直接连接的组件的数据链路层之间传输信息。DLLP传达电源管理、流量控制和TLP确认等信息。

物理层（Physical Layer）

物理层将数据链路层与信令技术连接起来，用于链路数据交换，并细分为逻辑子块和电气子块。

•逻辑子块对TLP和DLLP进行帧化和解帧。它还实现了链路训练和状态机（LTSSM），用于处理链路初始化、训练和维护。该子块还执行加扰、解扰和数据的8B/10B编码和解码。

• 电气子模块定义了将设备连接到PCIe链路的输入和输出缓冲器特性。

物理层还支持通道反转（用于多通道设计）和通道极性反转。

PCI Express架构

PCI Express总线和旧PCI之间的主要区别之一是总线拓扑结构：PCI使用共享并行总线架构，PCI主机和所有设备共享一组公共地址、数据和控制线路；而PCI Express基于点对点拓扑结构，具有单独的串行链路（Link），将每个设备连接到根复合体（主机）。

链路与通道

在PCI Express架构中，两个PCI Express设备之间的连接称为链路（Link），PCI Express设备通过链路的逻辑连接进行通信。链路由多条通道组成，就像高速公路由多条行驶车道组成一样。而在PCI Express架构中，通道（Lane）是用于单组差分发送和接收对的术语。一个通道包含四个信号，每个差分对用于双单向传输（称为双单向），上图所示的链路有4条通道。在设备上，与链路关联的传输和接收器对的集合称为端口（Port），与链路一样，设备的端口可以由多个通道组成。

PCI Express的信号传输方案非常简单。每个通道只是一个双单向发送对和接收对。没有单独的地址和数据信号，没有PCI中使用的FRAME#、IRDY#或PME#信号等控制信号，甚至没有与数据一起发送的边带时钟。由于这种模块化，该架构可以更轻松地扩展，提供额外的带宽并简化新使用模型的采用。因此，它需要采用与传统PCI截然不同的技术。

嵌入式时钟

PCIe链路不再像PCI一样使用公共时钟，它使用了一个源同步模型，这意味着需要由发送端给接收端提供一个时钟来用于对输入数据进行锁存采样。PCI Express利用8位/10位（之后的PCI Express版本增加至128位/130位）编码将时钟嵌入正在传输的数据流中。发送端会将时钟通过8b/10b编码来嵌入数据流中，然后接收端将会从数据流中恢复出这个时钟，并用于对输入数据进行锁存。

多通道

PCI Express链路可以使用多个通道来增加可用带宽。为了清楚地表明其功能，链路根据其具有的通道数来命名，仅具有单个通道的链路称为x1链路，上图所示的链路称为x4（读作：“by four”）链路，因为它由四个通道组成，以此类推，PCI Express还有x8、x16甚至x32的多通道链路。

设备类型

PCI Express规范标识了几种类型的PCI Express元素：根复合体（Root Complex）、PCI Express-PCI桥（Bridge）、端点（endpoint）和交换机（Switch）。这些设备元件模拟PCI配置模型，但更紧密地将其应用于各种潜在的点对点PCI Express拓扑。上图展示了这些元素如何在PCI Express世界中一起发挥作用。

根联合体（Root Complex）

根联合体（Root Complex）是PCI倒树拓扑的“根”，代表CPU与其他设备进行通信。它将系统CPU连接到PCIe拓扑，并以请求者的身份发起配置请求。在PC芯片组系统架构中，(G)MCH（图形和内存控制器中心）或(G)MCH和ICH（I/O控制器中心）的组合可被视为根联合体。根联合体的每个接口都定义一个单独的层次结构域。

端点（endpoint）

端点（endpoint）是可以为自身（例如图形设备）或代表非PCI Express设备（例如PCI Express-USB接口）请求或完成PCI Express事务的设备。端点有两种类型：传统端点（legacy）和PCI Express端点，它们根据所处理的事务类型进行区分。PCIe可以有256条总线，每条总线上有32个设备，每个设备有8个功能。

一个端点最多可以支持8个函数，每个函数都有自己单独的配置空间。终结点中的函数可以是一个单独的单个实体，在其中具有自己的功能。基于PCIe的NVM和基于PCIe的SSD是计算机系统上的两个端点设备。

交换机（Switch）

交换机（Switch）提供了扇出以及聚合能力，使得单个PCIe端口上可以连接更多的设备。它扮演数据包路由器的角色，可以根据所给数据包的地址或者其他路由信息来识别这个数据包要走哪条路径。与根联合体不同，它们必须始终管理两个下游设备之间的点对点事务（下游意味着距离根联合体较远的一侧）。

PCI Express至PCI桥（bridge）

PCI Express至PCI桥是适配器，允许PCI设备通过执行从PCI规范到PCIe规范的协议转换来连接到系统中的PCIe插槽。桥有时被称为“前向桥”，它使得一个旧的PCI或者PCI-X板卡可以插入一个新系统中（PCIe系统）。与前向桥相反类型的桥称为“反向桥”，它使得新的PCIe板卡可以插入到旧的PCI系统中。

PCI Express事务

事务构成了PCI Express设备之间信息传输的基础。PCI Express架构定义了四种事务类型：内存事务、I/O事务、配置事务和消息事务。这与传统的PCI事务类似，区别是PCIExpress增加了消息事务类型。

内存事务

针对内存空间的事务将数据传输到内存映射位置或从内存映射位置传输数据。内存事务有多种类型：内存读请求、内存读完成和内存写请求。内存事务使用两种不同地址格式之一，即32位寻址（短地址）或64位寻址（长地址）。

I/O事务

针对I/O空间的事务将数据传输到I/O映射位置或从I/O映射位置传输数据。I/O事务有多种类型：I/O读请求、I/O读完成、I/O写请求和I/O写完成。I/O事务仅使用32位寻址（短地址格式）。

配置事务

配置事务访问PCI Express设备的配置寄存器，针对配置空间的事务用于设备配置和设置。与传统PCI相比，PCI Express允许更多的配置寄存器。对于每个函数的每个设备中，PCI Express定义了一个四倍于PCI大小的配置寄存器块。配置事务有多种类型：配置读取请求、配置读取完成、配置写入请求和配置写入完成。

消息事务

PCI Express添加了一种新的事务类型，用于在PCI Express设备之间传递各种杂项消息，这些事务简称为消息，用于中断信号、错误信号或电源管理等。该地址空间是PCI Express的新增内容，并且是必需的，因为这些功能不再可通过PME#、IERR#等边带信号来使用。

PCI Express外形规格

PCI Express插槽

PCIe有两种存在的形式，M.2接口形式和PCIe标准插槽，不论哪种形式，它所连接的设备都独享通道带宽，不共享总线带宽。

PCI Express插槽“X”后面的数字代表PCIe通道的数量。每个通道都有一个发送和接收链接。X1插槽是最小的插槽，带宽最小。紧随其后的是X4、X8和X16插槽。X16拥有最大的消费空间带宽。

X1插槽

这是最小的插槽，因此具有最小的带宽。它旨在支持不需要大量数据传输速度的低带宽外设。可以连接到PCIe x1插槽的典型设备包括声卡、网络接口卡（NIC）、无线适配器、电视调谐器和一些低端显卡。PCIe x1插槽的物理长度约为25毫米，连接器上有一个槽口，以防止卡错误插入。

X4插槽

使用更大的PCIe X4插槽，速度几乎是X1插槽的四倍。PCIe X4插槽非常适合RAID卡（独立磁盘冗余阵列）、固态硬盘（SSD）扩展和高端网络接口卡（NIC），因为它们需要更高的带宽。PCIe x4插槽的物理长度约为39毫米，连接器上有一个槽口，类似于PCIe x1插槽。

X8插槽

PCIe x8插槽是计算机主板上的一种扩展插槽，提供8个PCIe连接通道。可以连接到PCIe x8插槽的典型设备包括高端RAID控制器、专业音频和视频采集卡以及一些高性能网络接口卡（NIC）。PCIex8插槽的物理长度约为56毫米，连接器上有一个槽口，类似于PCIe x1和 x4插槽。

X16插槽

PCIe x16插槽是计算机主板上的一种扩展插槽，提供16个PCIe连接通道。它旨在支持高性能显卡和其他高带宽外设，这些外围设备需要最大的带宽和最快的数据传输速率。这是迄今为止最快的广泛可用的PCIe插槽。它有16个数据通道，非常适合显卡等高带宽设备。PCIe x16插槽的物理长度约为89毫米，连接器上有一个槽口。这些是可供家庭用户或消费者市场使用的最大可用PCIe插槽。

PCI Express设备外形尺寸

PCI Express被广泛应用于许多应用场景，从小型、功率受限的物联网传感器和移动设备到服务器、网络和通信设备。鉴于这些应用的独特要求，PCI-SIG提供了多种外形尺寸和连接器，以保持与前几代技术的向后兼容性。

CEM

历史最悠久的PCIe外形尺寸，第一次迭代于2000年。CEM基准规范被用作整个行业多种机械外形尺寸的参考，CEM附加卡用于从图形应用到数据中心的所有领域。它支持向前和向后兼容性，以提供一致的最终用户体验。CEM提供不同的连接器尺寸（CEM x1、x2、x4、x8和x16）。

M.2

2012年由英特尔发布的内部扩展卡规范，最早名称为下一代外形（Next Generation Form Factor ，NGFF），2013年改名M.2。M.2连接器专为超轻、轻薄和节能的移动平台而设计，例如平板电脑、便携式游戏设备、智能手机和需要SSD的设备。其可扩展设计为多种技术和主机接口提供了可扩展性，包括Wi-Fi、蓝牙、NFC、2G-5G、SSD和WAN。PCI-SIG设计的PCI Express M.2连接器是PCIe连接器中占用空间最小的，外形尺寸多种长度可供选择，包括42mm、80mm和110mm。

U.2

U.2连接器采用2.5英寸外形，主要用于SSD，并已被业界广泛采用。作为盒式解决方案，PCI Express U.2连接器易于部署和热插拔功能，这对存储市场非常重要。其引脚排列允许多达四个PCIe通道，PCIe 4.0解决方案可提供高达16GT/秒的速度。PCI Express U.2硬盘的物理尺寸比PCI Express M.硬盘大，还提供更高的存储容量。作为高容量、高密度的NVMe 外形尺寸，它可以在 24U机箱中支持多达2个模块，或者每个模块最多支持32个14x18mm封装。

PCIe Mini

更小外形的PCIe设备，用于笔记本电脑或迷你PC等小型设备。

PCI Express引脚

PCI Express应用

PCIe用于消费电子、服务器和工业应用。2005年，几乎所有的个人电脑主板都使用PCIe。截至2013年，PCIe已成功取代 AGP 成为新系统显卡的默认接口。除了计算机，PCIe在汽车领域也有应用。

计算机

显卡

显卡是插入PCIe插槽的最广泛使用的卡。显卡负责视觉效果，并配备处理器。大多数显卡都需要PCIex16插槽，因为它们需要16个通道才能完全正常运行。

声卡

每个主板都带有内置声卡。但是，当用户有更好和更高端的音频需求时，只能通过PCIe插槽安装外部声卡。

以太网网卡

大多数主板都带有平均速度的网卡，但如果想要高网络速度，则必须安装外部网卡，这只能通过PCIe插槽实现，并且可以获得兼容的以太网网卡或NIC卡。

无线+蓝牙网卡

并非所有计算机都有专用的无线互联网连接卡。用户可以通过PCIe插槽在主板上安装无线网卡。这同样适用于蓝牙网卡。大多数计算机的主板中没有内置蓝牙卡。如果有旧版本的蓝牙，用户可以通过将外部蓝牙卡安装到PCIe插槽来获得最新的蓝牙版本。

视频采集卡

视频采集卡可以用于捕获高质量的游戏和直播视频。视频采集卡的主流主板接口有两种类型，PCIe和USB接口。PCIe插槽位于机箱内部。PCIe的每个插槽都有专用带宽，因此更适合多通道视频采集。USB接口则更易于使用，因为它的插槽位于台式机和笔记本电脑的外部，但其最高的数据传输速率低于PCIe。

SATA扩展卡

使用PCIe SATA扩展卡可以扩展存储容量，SATA扩展卡可用于PCIe x1 至x 8插槽。

M.2 NVMe 扩展卡

PCIe x4 和 x8 插槽可用于插入SSD，而SSD可用于升级存储容量和提示系统整体速度恰。通常，主板具有专用的M.2插槽，但PCIe始终是首选。

电视调谐器卡

就像视频采集卡一样，您需要电视调谐器卡才能接收来自电视的信号。PCIe插槽可以用来插入它从而轻松地将视频从电视流式传输到计算机。

端口扩展卡

主板中内置的端口始终有限，当需要额外的端口（例如额外的USB端口）时，就需要端口扩展卡，它们只能安装在PCIe插槽中。

转接卡/分路器

转接卡和分路器非常像端口扩展卡，它们的目标是为主板添加额外的端口。

汽车领域

现代车辆AD（自动驾驶）和ADAS（高级驾驶辅助系统）功能的需求不断增长，推动了汽车电子系统的数量和复杂性的增加。众多传感器生成的数据量不断增加，对系统计算能力提出更高的要求。而通常单个SoC不足以处理任务，因此需要使用协处理器，PCI Express就是用于连接这些组件的接口之一。PCI Express用于汽车领域的优势主要有：灵活高效的带宽、超低延迟和可靠性、DMA寻址和PCIe技术生态系统的广度等。

PCI Express相关概念

PCI

PCI的概念最初是由英特尔公司在1990年代初期开发的，作为一种通用I/O架构，理论上可以传输比当时最快的I/O总线多四倍的数据。英特尔开发该架构是为了解决新的基于图形的操作系统（如Microsoft Windows 3.1）导致的数据瓶颈问题。此外，PCI的带宽容量与英特尔准备上市的新型英特尔奔腾品牌处理器完美匹配，PCI在当时被视为能够充分利用新品牌处理器的处理能力的工具。

PCIe能够取代PCI的主要原因有以下几点：

• 与PCI总线相比，PCIe的单通道传输速率大大提高。

• 作为串行总线，PCIe允许每个通道都有自己的独占带宽，因此通道之间不会相互影响。相比之下，PCI总线是并行总线，其总带宽是固定的。因此，随着通道的增加，数据传输速率会变低。在实际应用中，如果用户使用PCIe卡，即使多挂载一张卡，以前的数据传输速率也不会降低。相反，如果用户使用PCI卡，则再安装一张卡将导致之前的数据传输速率下降。

• PCI Express采用点对点传输，降低了硬件平台设计的复杂性和难度，可以大大降低系统开发和制造成本。

Thunderbolt

Thunderbolt是由英特尔公司发布的名为的Light Peak技术，中文一般称其为雷电接口。Thunderbolt连接技术融合了PCI Express数据传输技术和DisplayPort显示技术，可以同时对数据和视频信号进行传输，并且每条通道都提供双向10Gbps带宽，最新的Thunderbolt 4达到40Gbps。Thunderbolt 3开始，英特尔公司宣布将雷电的原mini DP接口改成Type-C接口。

CXL

2019年3月，在InterconnectDay 2019上，英特尔公布了服务于下一代高性能计算与数据中心的CXL（Compute Express Link）开放互连技术及其CXL 1.0规范。该技术建立在完善的PCIe 5.0的物理和电气实现上，因为无需通过专门设计的接口，简化了服务器硬件的设计难度，也消除了CPU与设备、CPU与存储之间的计算密集型工作负载的传输瓶颈，显著提升性能、整体成本也大大降低。

CXL基于PCIe，其协议可建立一致性、简化软件堆栈并保持与现有标准的兼容性。具体来说，CXL利用PCIe5.0的功能，允许替代协议使用物理PCIe层。当启用CXL的加速器插入x16插槽时，设备以每秒2.5千兆传输(GT/秒)的默认PCI Express1.0传输速率与主机处理器的端口进行协商。仅当双方都支持CXL时，CXL交易协议才会被激活，否则，它们作为PCIe设备运行。